告别低端快充！氮化镓杀入高压时代。

氮化镓功率器件是 GaN, 目前在消费电子充电器这类低压场景中已有大量应用, 而发电、车载交通等高电压领域对器件性能要求更严重苛刻, 长久以来行业对氮化镓的落地潜力一直持有观望的态度。

衡量功率器件性能优劣的标准是巴利加优值（Baliga’s figure of merit）:

其中, 介电常数用ε表示, 电子迁移率用μₑ表示, 临界击穿电场强度用E_c表示, 公式略。

器件漂移层电阻计算公式如下：

名古屋大学的学者加地哲（Tetsu Kachi）, 在一篇综述论文当中指出, 碳化硅（SiC）、氮化镓这类宽禁带半导体材料, 其临界击穿电场强度, 能够达到硅材料的10倍, 依靠这一特性 它们可以 在更低导通电阻的情况下 实现更加优异的耐压性能。

不过, 碳化硅跟氮化镓这两者的性能, 各自存在长处与短处, 不存在那种绝对的优势或者劣势的区分。碳化硅的导热性能更为强大, 其热导率能够达到4.9瓦每厘米·开尔文, 氮化镓仅仅是1.3瓦每厘米·开尔文；转而看氮化镓, 它的电子载流子迁移率更高, 达到了2000平方厘米每伏·秒, 碳化硅仅仅是900平方厘米每伏·秒, 从而给芯片设计带来了更大的灵活空间。

虽然氮化镓材料在理论方面有着显著优势, 然而其产业化落地的进度却较为迟缓, 其核心瓶颈在于制造的难度极大。硅和碳化硅都能够制备出大尺寸的自支撑晶圆, 而氮化镓大多是在外延状态下生长于硅衬底之上。氮化镓跟硅之间, 晶格常数以及热膨胀系数存在着巨大差异, 这就需要生长很厚的缓冲过渡层去进行适配。比利时微电子研究中心（imec）的研究员卡伦·亨斯表明, 硅基氮化镓衬底的内部会产生巨大的内应力, 进而致使晶圆的质地变脆, 极其容易裂片。

氮化镓技术在光电器件领域的成熟度, 远远高于功率器件, 其中一部分缘由是, 光电器件的芯片尺寸更小, 而功率器件呢, 它需要大面积、低缺陷且无位错的高质量氮化镓外延层, 如此一来, 其生产门槛便大幅提升了。

现在市面上用于商业用途的氮化镓功率器件基本上都是采用横向导电的结构, 氮化镓跟铝镓氮也就是AlGaN的界面上会形成二维电子气即2DEG, 载流子只能在界面那平面里面自由地移动, 没办法垂直地穿透外延层, 横向器件的击穿电压完全是由从栅极到漏极的间距来决定的, 要是想达成高耐压, 那就非得拉大栅漏的距离, 这样芯片整体的面积就跟着变大了, 与此同时超薄的二维电子气层很容易受到表面、界面陷阱电荷的影响, 存在可靠性方面的隐患。

硅与碳化硅功率器件通常采用垂直结构, 能够依据需求去拉长垂直方向上的栅漏耐压路径。然而氮化镓垂直器件制造有着天然的障碍, 即要么采用同质氮化镓衬底（GaN-on-GaN）, 要么需要从硅衬底的背面进行打通、接触氮化镓有源层, 这两种方案的工艺难度都非常大。

有人介绍加地哲, 这几年氮化镓外延生长技术一直持续迭代, 使得同质氮化镓衬底的品质有了显著的提升, 另外特种工程衬底也能够作为厚膜氮化镓外延的基底备选。亨斯团队围绕名为Qromis衬底技术也就是QST的晶圆展开了研究, 这种衬底把多晶氮化铝当作核心, 外层有包覆封装隔离层, 顶层键合着二氧化硅, 最上方又外延了单晶硅模板层。这类衬底的机械强度更高, 并且热膨胀系数与氮化镓的匹配度更好。借助上述衬底技术往进的发展, 与之适配的垂直结构的一整套制造工艺渐渐形成, 当下已经能够于尺寸可以控制的芯片之上达成千伏等级的击穿耐压。

氮化镓结构的掺杂工艺难题

复杂氮化镓器件制造的第一道工艺关卡乃是掺杂, 于整片连续氮化镓薄膜里通入掺杂源、均匀改变材料组分相对来讲不复杂, 然而选择性掺杂, 像是在n型氮化镓层里制作p型掺杂阱区, 难度极高很不简单, 得完全依靠离子注入设备才能够完成。

存在一个反常识的难点在于, 氮化镓功率器件对于n型掺杂浓度有着极严格且极低的要求, 其比氮化镓光电器件的该掺杂浓度低一到两个数量级, 如此便增加了工艺控制的难度。在运用金属有机气相外延也就是MOCVD来生长氮化镓薄膜之际, 碳杂质污染是无法被完全避免掉的。当硅、锗等这类n型掺杂剂的剂量处于很低的状态时, 本底碳杂质将会抵消掺杂所产生的效果, 进而降低载流子迁移率, 并且抬升器件的导通电阻。

对于以镁作为掺杂源的p型氮化镓器件而言, 碳污染也是极为棘手的。加地哲作出解释, 在低剂量镁掺杂的工况当中, 碳原子会于氮格位同时形成施主、受主缺陷, 而且还会在镓格位生成施主缺陷；而在高剂量掺杂的时候, 又容易析出镁单质沉淀物。该器件不同功能层的镁掺杂浓度区间为10¹⁷至10²⁰每立方厘米, 高低剂量所带来的缺陷问题均需要加以解决。

完成离子注入之后, 接下来要进行的环节是掺杂激活工艺。富士电机有一位名为田中亮（Ryo Tanaka）的学者表明, 氮化镓材料当处于800℃以上的温度时会出现表面分解的情况, 所以必须要沉积一层氮化铝薄膜用作保护层。哪怕是增加了保护层, 在1300℃的情况下进行5分钟的退火之后, 按照常规工艺, p型氮化镓的掺杂激活率仅仅只有20%。加地哲的团队, 提出了改进的方案, 这个方案是针对n型氮化镓的, 在其中额外注入氮离子, 目的是填补氮空位, 如此一来, 能让硅、锗掺杂原子稳定地占据镓晶格点位；而针对p型氮化镓, 是在镁注入之后, 追加氮离子注入, 这么做, 既能抑制镁原子扩散, 又能提升掺杂激活效率。

垂直沟槽栅MOSFET器件结构

具备选择性的掺杂工艺取得突破, 这在极大程度上丰富了氮化镓器件能够实现的结构类型, 离子注入也和硅器件一样, 可精准控制掺杂分布, 然而行业当前尚未形成统一的主流垂直器件架构, 沟槽栅MOSFET是极具竞争力的方案, 其结构简洁, 制造工艺相对容易得以落地。

图 1: 各类氮化镓垂直器件结构, 目前已发表, 其中有电流孔径垂直电子传输器件（CAVET）, 还有 P - GaN 栅极 CAVET, 以及斜角 P - GaN 栅极场效应管, 平面栅 MOSFET，沟槽栅 MOSFET, 鳍栅绝缘栅场效应管, 鳍栅结型场效应管。

图2, 是氮化镓垂直沟槽栅 MOSFET 结构的示意图片, 对各层的功能进行标注, 对制备工艺予以说明, 对材料特性加以陈述。

该结构的核心工艺步骤是沟槽刻蚀, 沟槽侧壁得平整且无损伤, 以此保证电流导通路径能通畅, 沟槽拐角要做圆弧化处理, 防止局部电流集中致使器件失效, 加地哲团队运用氯气、四氯化硅这样的混合刻蚀气体获得了最优效果, 氯气跟氮化镓反应会生成三氯化镓、三氯化氮等挥发性产物, 进而完成刻蚀, 四氯化硅会在侧壁生成氮化硅、氧化硅钝化层, 以此修复沟槽表面缺陷。

如同垂直氮化镓器件的其他集成工艺那般, 行业至今都尚未明确敲定最优的栅介质方案。有多个研究团队采用了氧化铝与二氧化硅双层介质结构, 测试结果表明双层介质的抗击穿能力要比单层氧化铝更为优越。增加二氧化硅层的厚度能够提高器件的耐压能力, 而且该效果不会受到镁掺杂浓度以及沟槽侧壁清洗工艺的影响。帕多瓦大学的学者鲁扎林即M. Ruzzarin解释称, 这样的规律是符合基础半导体理论的: 只要任何介质层增厚, 就都能够减弱表面陷阱电荷对器件性能所产生的干扰。

近期, 加地哲团队运用等离子体原子层沉积, 也就是PEALD, 来制备铝硅复合介质, 即AlSiO, 当硅元素占比为21%的时候, 器件的综合性能是最佳的, 在薄膜当中插入二氧化硅夹层, 以此避免氮化镓界面处介质结晶, 然而, 该方案所制备出的器件, 其载流子迁移率依旧低于理论预期。

整体而言, 当前阶段的研发成果传递出了积极的信号, 搭建完整集成式垂直氮化镓功率器件所需要的各项独立工艺模块都已经被打通, 多款器件架构也能够达成具有竞争力的高压特性。然而从镁离子注入, 到掺杂激活, 再到器件整体仿真建模, 差不多每一个核心环节都存在着优化的空间。氮化镓确实是高压电源管理赛道的未来技术路线, 但是距离全面规模化商用依旧还有一段路程要走。