IT之家于九月二十八日通报，网络名人 @High Yield 揭示，AMD 准备在后续 Zen 6 芯片上应用一种崭新的 D2D 连接方案，用以替代当前通行的 SERDES 架构，值得注意的是，这种技术已经在 Strix Halo APU 上经过了测试，实现了明显的电力消耗降低以及传输时延的缩短

从串行并行转换技术转向大规模互连架构

自 Zen 2 时期开始，AMD 就持续借助 SERDES PHY 技术达成 CCD 组件间的快速数据交换。在 CCD 的外围区域，特定的串行转换设备会将并行的信息转换成串行的数据流，然后通过封装层进行传送，最终到达 I/O/SoC 芯片，随后执行解串操作。

但从 AMD 这些年推出的产品来看，这一方法存在两大问题：

这种构造在常规处理器体系内尚能应付，一旦 NPU 等新单元被纳入，就必须采用更少时间损耗、更大信息通量的接口方案。

Strix Halo 试水新一代方案

在 Strix Halo APU 平台上，AMD 依托台积电的 InFO-oS（基于母板的扇出型集成封装）以及 RDL（重分布层）技术，开拓了全新的互联模式

面临的挑战

这种布线方式虽然效果显著，不过也增加了设计难度，而且变得更为复杂，需要考虑更多因素，同时它也引入了新的挑战。

业内判断，Strix Halo 的互联技术革新会持续到 Zen 6 芯片，给 AMD 在功耗与表现均衡方面带来新的有利条件。本站后续会持续留意，敬请大家期待。